
Chapter 2: Instructions: Language of the Computer

2.1. Introduction

2.2. Operations of the Computer Hardware

2.3. Operands of the Computer Hardware

**Arquitetura e Organização
de Computadores**

Introdução: conjunto de instruções

- Revisão (vocês já sabem):
 - As palavras da linguagem dos computadores são as:

 - O vocabulário (conjunto das palavras) que os computadores entender é chamado de:

 - É a interface entre o hardware e o software!

Introdução: conjunto de instruções

- O que aprenderemos?
 - Um conjunto de instruções real
 - Na forma escrita por pessoas
 - Na forma lida pelo computador
 - Usando abordagem “top-down”
- Por quê?
 - Entender um dos “segredos” da computação, o conceito de **programa armazenado**:
 - Instruções e dados de diversos tipos podem ser armazenados na memória como números
 - Entender o impacto das linguagens de programação e otimização de compiladores na performance.




Introdução: conjunto de instruções

- Afinal: o que é a Arquitetura do Conjunto de Instruções?
 - É um **modelo abstrato de um computador** que define:
 - as instruções suportadas
 - os tipos de dados suportados
 - os registradores
 - o hardware para gerenciar a memória principal
 - características fundamentais (consistência de memória, modos de endereçamento, memória virtual, etc.)
 - modelo de entrada e saída (input e output)
 - Um dispositivo que executa as instruções definidas pelo ISA, como a CPU por exemplo, é chamado de **implementação**.
 - **ATENÇÃO**: o ISA especifica o **comportamento** do código de máquina rodando em implementações dessa ISA, de forma **independente das características da implementação**. Isso fornece **compatibilidade entre implementações diferentes**.

Introdução: conjunto de instruções

- É um modelo abstrato de um computador:



4.834 páginas...

Vai cair tudo na prova!

“Resumão” com as principais instruções:

<https://www.felixcloutier.com/x86/>

Introdução: conjunto de instruções

- Implementações diferentes do mesmo ISA
Intel x86-64 (EMT64, x64, AMD64, INTEL 64):



Introdução: conjunto de instruções

- Existem diversas **Arquiteturas de Conjuntos de Instruções (ISA)** que podem ser categorizadas, grosso modo, nos seguintes tipos:
 - **CISC: Complex Instruction Set Computer**
 - É melhor fazer de tudo um pouco: > 1000 instruções
 - Faz “trocentas” coisas
 - **RISC: Reduced Instruction Set Computer**
 - É melhor fazer tudo de pouco: +- 200 instruções
 - Limita cada instrução a (quase sempre):
 - Acessar 3 registradores
 - Acessar 1 memória
 - Realizar 1 operação
 - **LIW: Long Instruction Word**
 - **VLIW: Very Long Instruction Word**
 - **EPIC: Explicitly Parallel Instruction Computer**
 - **Outras (teóricas):**
 - **MISC: Minimal Instruction Set Computer**
 - **OISC: One-Instruction Set Computer**

Introdução: conjunto de instruções

- Se existem tantos ISAs diferentes, como aprender? Babel?

- CISC:

- Intel x86-64
- PDP-11
- VAX
- ...

- RISC:

- IBM Power PC
- Sun Sparc
- MIPS
- Alpha
- RISC-V
- ARM
- ...



Pieter Bruegel the Elder - The Tower of Babel (Vienna) - 1563

Introdução: conjunto de instruções

- Os ISAs são mais ou menos como dialetos da mesma língua!
Apreendeu um, sabe o resto.

- CISC:

- Intel x86-64
- PDP-11
- VAX
- ...

- RISC:

- IBM Power PC
- Sun Sparc
- MIPS
- Alpha
- RISC-V
- ARM
- ...



Introdução: conjunto de instruções

- Qual ISA vamos aprender? O **RISC-V**! Por quê?
 - Desenvolvido na Universidade de Berkeley, em 2010
 - Padrão aberto e gratuito
 - Comunidade internacional
 - Produtos sendo lançados
 - Popularidade crescente



Introdução: conjunto de instruções

The RISC-V Instruction Set Manual
Volume I: Unprivileged ISA
Document Version 20191213

Editors: Andrew Waterman¹, Krste Asanović^{1,2}
¹SiFive Inc.,
²CS Division, EECS Department, University of California, Berkeley
andrew@sifive.com, krste@berkeley.edu
December 13, 2019

The RISC-V Instruction Set Manual
Volume II: Privileged Architecture
Document Version 20211203

Editors: Andrew Waterman¹, Krste Asanović^{1,2}, John Hauser
¹SiFive Inc.,
²CS Division, EECS Department, University of California, Berkeley
andrew@sifive.com, krste@berkeley.edu, jh.riscv@jhauser.us
December 4, 2021



393
páginas!

Introdução: conjunto de instruções

Base Integer Instructions: RV32I, RV64I, and RV128I				RV Privileged Instructions				
Category	Name	Fmt	RV32I Base	Category	Name	Fmt	RV mnemonic	
Loads	Load Byte	I	LB rd,rs1,imm	CSR Access	Atomic R/W	CSRRR rd,csr,rs1		
	Load Halfword	I	LH rd,rs1,imm		Atomic Read & Set Bit	CSRRS rd,csr,rs1		
	Load Word	I	LW rd,rs1,imm		Atomic Read & Clear Bit	CSRRC rd,csr,rs1		
	Load Byte Unsigned	I	LBU rd,rs1,imm		Atomic R/W Imm	CSRRI rd,csr,imm		
Stores	Store Byte	S	SB rs1,rs2,imm	Atomic Read & Set Bit Imm	CSRSCI rd,csr,imm			
	Store Halfword	S	SH rs1,rs2,imm	Change Level	Env. Call	ECALL		
	Store Word	S	SW rs1,rs2,imm	Environment Breakpoint	EBREAK			
	Store Word	S	SW rs1,rs2,imm	Environment Return	ERET			
Shifts	Shift Left	R	SLL rd,rs1,rs2	Trap Redirect to Supervisor	MRTS			
	Shift Left Immediate	I	SLLI rd,rs1,shamt	Redirect Trap to Supervisor	MRTS			
	Shift Right	R	SRL rd,rs1,rs2	Supervisor Set to Supervisor	MRTS			
	Shift Right Immediate	I	SRLI rd,rs1,shamt	Interrupt	Wait for Interrupt	WFI		
Arithmetic	ADD	R	ADD rd,rs1,rs2	MMU	Supervisor FENCE	SFENCE.VM rs1		
	ADDI	R	ADDI rd,rs1,imm					
	SUB	R	SUB rd,rs1,rs2					
	SUBI	R	SUBI rd,rs1,imm					
Optional Compressed (16-bit) Instruction Extension: RVC								
Category	Name	Fmt	RVC	Category	Name	Fmt	RVI equivalent	
Loads	XOR	R	XOR rd,rs1,rs2	Load Word	CL	CL.W rd,rs1,imm*4	LW rd,rs1,imm*4	
	XOR Immediate	I	XORI rd,rs1,imm	Load Word SP	CI	CL.WSP rd,imm	LW rd,sp,imm*4	
	OR	R	OR rd,rs1,rs2	Load Double	CL	CL.LD rd,rs1,imm	LD rd,rs1,imm*8	
	OR Immediate	I	ORI rd,rs1,imm	Load Double SP	CI	CL.LDSP rd,imm	LD rd,sp,imm*8	
Stores	AND	R	AND rd,rs1,rs2	Load Quad	CL	CL.LQ rd,rs1,imm*16	LQ rd,rs1,imm*16	
	AND Immediate	I	ANDI rd,rs1,imm	Load Quad SP	CI	CL.LDSP rd,imm	LQ rd,sp,imm*16	
	Compare Set <	R	SLEI rd,rs1,rs2	Store Word	CS	CS.SW rs1,rs2,imm	SW rs1,rs2,imm*4	
	Set < Immediate	I	SLEII rd,rs1,imm	Store Word SP	CS	CS.SWSP rs2,imm	SW rs2,sp,imm*4	
Branches	Set < Unsigned	R	SLEUI rd,rs1,rs2	Store Double	CS	CS.SD rs1,rs2,imm	SD rs1,rs2,imm*8	
	Set < Imm Unsigned	I	SLEUII rd,rs1,imm	Store Double SP	CS	CS.SDSP rs2,imm	SD rs2,sp,imm*8	
	Branch =	SB	BEQ rs1,rs2,imm	Store Quad	CS	CS.SQ rs1,rs2,imm	SQ rs1,rs2,imm*16	
	Branch ≠	SB	BNE rs1,rs2,imm	Store Quad SP	CS	CS.SQSP rs2,imm	SQ rs2,sp,imm*16	
Jump & Link	Branch <	SB	BLTI rs1,rs2,imm	Arithmetic	ADD	CR	CR.ADD rd,rs1	
	Branch <=	SB	BGEI rs1,rs2,imm	ADD Word	CR	CR.ADDW rd,rs1	ADD rd,rs1,imm	
	Branch <= Unsigned	SB	BLTUI rs1,rs2,imm	ADD Immediate	CI	CR.ADDI rd,imm	ADDI rd,rs1,imm	
	Branch <= Imm Unsigned	SB	BGEUI rs1,rs2,imm	ADD Word Imm	CI	CR.ADDIW rd,imm	ADDIW rd,rs1,imm	
Synch	Jump & Link	JAL	JAL rd,rs1,imm	ADD SP Imm * 16	CI	CR.ADDI16SP x0,imm	ADDI sp,sp,imm*16	
	Jump & Link Register	JALR	JALR rd,rs1,imm	ADD SP Imm * 4	CIW	CR.ADDI4SP rd,imm	ADDI rd,sp,imm*4	
	Synch Thread	I	FENCE	Load Immediate	CI	CL.LI rd,imm	LD rd,x0,imm	
	Synch Instr. & Data	I	FENCE.I	Load Upper Imm	CI	CL.LUI rd,imm	LUI rd,imm	
System	System CALL	I	SCALL	Move	CR	CR.MV rd,rs1	ADD rd,rs1,x0	
	System BREAK	I	SBREAK	Sub	CR	CR.SUB rd,rs1	SUB rd,rs1,x0	
	Counters Read CYCLE	I	RDNCYCLE rd	Shifts Shift Left Imm	CI	CS.SLLI rd,imm	SLLI rd,rs1,imm	
	Read CYCLE upper Half	I	RDNCYCLEH rd	Branches	Branch=	CB	CB.BEQZ rs1,imm	BEQ rs1,x0,imm
Counters	Read TIME	I	RDNTIME rd	Branch≠	CB	CB.BNEZ rs1,imm	BNE rs1,x0,imm	
	Read TIME upper Half	I	RDNTIMEH rd	Jump	Jump	CJ	CJ.J imm	JAL x0,imm
	Read INSTR Retired	I	RDINSTRET rd	Jump Register	CJ	CJ.JR rd,rs1	JALR x0,rs1,0	
	Read INSTR upper Half	I	RDINSTRETH rd	Jump & Link	Jump & Link	CJ	CJ.JAL imm	JAL ra,imm
				Jump & Link Register	CJ	CJ.JALR rs1	JALR ra,rs1,0	
				System Env. BREAK	CI	CI.EBREAK	EBREAK	

Optional Multiply-Divide Instruction Extension: RVM				Optional Atomic Instruction Extension: RVA					
Category	Name	Fmt	RV32M (Multiply-Divide)	Category	Name	Fmt	RV32A (Atomic)		
Multiply	Multiply	R	MUL rd,rs1,rs2	Load Reserved	LR.W	LR.W rd,rs1	LR.(D Q) rd,rs1		
	Multiply upper Half	R	MULH rd,rs1,rs2	Store Conditional	SC.W	SC.W rd,rs1,rs2	SC.(D Q) rd,rs1,rs2		
	Multiply Half Sign/Uns	R	MULHSU rd,rs1,rs2	Swap	SWAP	AMOSWAP.W rd,rs1,rs2	AMOSWAP.(D Q) rd,rs1,rs2		
	Multiply upper Half Uns	R	MULHU rd,rs1,rs2	Add	ADD	AMOADD.W rd,rs1,rs2	AMOADD.(D Q) rd,rs1,rs2		
Divide	Divide	R	DIV rd,rs1,rs2	Logical	XOR	AMOXOR.W rd,rs1,rs2	AMOXOR.(D Q) rd,rs1,rs2		
	Divide Unsigned	R	DIVU rd,rs1,rs2	AND	AMOAND.W rd,rs1,rs2	AMOAND.(D Q) rd,rs1,rs2	AMOAND.(D Q) rd,rs1,rs2		
Remainder	REMAinder	R	REM rd,rs1,rs2	OR	AMOOR.W rd,rs1,rs2	AMOOR.(D Q) rd,rs1,rs2	AMOOR.(D Q) rd,rs1,rs2		
	REMAinder Unsigned	R	REMU rd,rs1,rs2	Min/Max	MINimum	AMOMIN.W rd,rs1,rs2	AMOMIN.(D Q) rd,rs1,rs2		
					MAXimum	AMOMAX.W rd,rs1,rs2	AMOMAX.(D Q) rd,rs1,rs2		
					MINimum Unsigned	AMOMINU.W rd,rs1,rs2	AMOMINU.(D Q) rd,rs1,rs2		
					MAXimum Unsigned	AMOMAXU.W rd,rs1,rs2	AMOMAXU.(D Q) rd,rs1,rs2		
Three Optional Floating-Point Instruction Extensions: RVF, RVD, & RVQ									
Category	Name	Fmt	RV32F (D Q) (HP/SP DP OP FI F)	Category	Name	Fmt	RV64I28 (RV64I28)		
Move	Move from Integer	R	FMV.(H S).X rd,rs1	Move from Integer	FMV.X.(H S)	rd,rs1	FMV.X.(D Q).X rd,rs1		
	Move to Integer	R	FMV.X.(H S) rd,rs1	Convert from Int	FCVT.(H S D Q).W	rd,rs1	FCVT.(H S D Q).(L T) rd,rs1		
Convert	Convert from Int	R	FCVT.(H S D Q).W rd,rs1	Convert from Int Unsigned	FCVT.(H S D Q).WU	rd,rs1	FCVT.(H S D Q).(L T)U rd,rs1		
	Convert to Int	R	FCVT.W.(H S D Q) rd,rs1	Convert to Int Unsigned	FCVT.WU.(H S D Q)	rd,rs1	FCVT.(L T)U.(H S D Q) rd,rs1		
	Convert to Int Unsigned	R	FCVT.WU.(H S D Q) rd,rs1						
Load	Load	I	FL.(W,D,Q) rd,rs1,imm	RISC-V Calling Convention	Register	ABI Name	Saver	Description	
	Store	S	FSW.(D,Q) rd,rs1,rs2,imm	Arithmetic	ADD	FADD.(S D Q)	x0	zero	Hard-wired zero
	Arithmetic	SUBtract	FSUB.(S D Q) rd,rs1,rs2		FSUB.(S D Q)	x1	ra	Caller	Return address
		MULTIPLY	FMUL.(S D Q) rd,rs1,rs2		FMUL.(S D Q)	x2	sp	Callee	Stack pointer
Mul-Add		DIVide	FDIV.(S D Q) rd,rs1,rs2		FDIV.(S D Q)	x3	gp	---	Global pointer
		SQure Root	FSQRT.(S D Q) rd,rs1		FSQRT.(S D Q)	x4	gp-2	---	Thread pointer
		MULTIPLY-ADD	FMADD.(S D Q) rd,rs1,rs2,rs3		FMADD.(S D Q)	x5-7	0-2	Callee	Temporaries
		MULTIPLY-SUBTRACT	FMSUB.(S D Q) rd,rs1,rs2,rs3		FMSUB.(S D Q)	x8	0/ep	Callee	Saved register/frame pointer
Sign Inject		NEGATIVE MULTIPLY-SUBTRACT	FMSUBS.(S D Q) rd,rs1,rs2,rs3		FMSUBS.(S D Q)	x9	a1	Callee	Saved register
		NEGATIVE MULTIPLY-ADD	FMADDN.(S D Q) rd,rs1,rs2,rs3		FMADDN.(S D Q)	x10-11	a0-1	Callee	Function arguments/return values
		SIGN source	FSGNJ.(S D Q) rd,rs1,rs2		FSGNJ.(S D Q)	x12-17	a2-7	Callee	Function arguments
		NEGATIVE SIGN source	FSGNJN.(S D Q) rd,rs1,rs2		FSGNJN.(S D Q)	x18-27	a2-11	Callee	Saved registers
Min/Max		Xor SIGN source	FSGNJX.(S D Q) rd,rs1,rs2		FSGNJX.(S D Q)	x28-31	a3-6	Callee	Temporaries
		MINimum	FMIN.(S D Q) rd,rs1,rs2		FMIN.(S D Q)	0-7	0-7	Callee	FP temporaries
		MAXimum	FMAX.(S D Q) rd,rs1,rs2		FMAX.(S D Q)	8-9	0-1	Callee	FP saved registers
Compare	Compare Float =	R	FEQ.(S D Q) rd,rs1,rs2		FEQ.(S D Q)	10-11	0-1	Callee	FP arguments/return values
	Compare Float <	R	FLT.(S D Q) rd,rs1,rs2		FLT.(S D Q)	12-17	0-7	Callee	FP arguments
	Compare Float >	R	FLT.(S D Q) rd,rs1,rs2		FLT.(S D Q)	18-27	0-11	Callee	FP saved registers
Categorization	Classify Type	R	FCLASS.(S D Q) rd,rs1		FCLASS.(S D Q)	28-31	0-3	Callee	FP temporaries
	Configuration	Read Status	FRCSR rd		FRCSR rd				
	Read Rounding Mode	FRM rd		FRM rd					
	Swap Status Reg	FSCSR rd,rs1		FSCSR rd,rs1					
	Swap Rounding Mode	FSRM rd,rs1		FSRM rd,rs1					
	Swap Flags	FSFLAGS rd,rs1		FSFLAGS rd,rs1					
	Swap Rounding Mode Imm	FSRMI rd,imm		FSRMI rd,imm					
	Swap Flags Imm	FSFLAGSI rd,imm		FSFLAGSI rd,imm					

RISC-V Integer Base (RV32I, RV64I, RV128I), privileged, and optional compressed extension (RVC). Registers x1-x31 and the pc are 32 bits wide in RV32I, 64 in RV64I, and 128 in RV128I (x0=0). RV64I/128I add 10 instructions for the wider formats. The RVI base of <30 classic integer RISC instructions is required. Every 16-bit RVC instruction matches an existing 32-bit RVI instruction. See riscv.org.

RISC-V calling convention and five optional extensions: 10 multiply-divide instructions (RV32M); 11 optional atomic instructions (RV32A); and 25 floating-point instructions each for single-, double-, and quadruple-precision (RV32F, RV32D, RV32Q). The latter add registers f0-f31, whose width matches the widest precision, and a floating-point control and status register fcsr. Each larger address adds some instructions: 4 for RVM, 11 for RVA, and 6 each for RVF/D/Q. Using regex notation, {} means set, so L{D|Q} is both LD and LQ. See riscv.org. (8/21/15 revision)

Introdução: conjunto de instruções

- Antes de continuarmos: por que você acha que os ISAs são mais como dialetos de uma linguagem e não como linguagens totalmente diferentes?



Introdução: conjunto de instruções

- Antes de continuarmos: por que você acha que os ISAs são mais como dialetos de uma linguagem e não como linguagens totalmente diferentes?
 - Tecnologia tem princípios fundamentais parecidos
 - Só existem poucas operações básicas (+, -, etc.)
 - Facilitar a construção do hardware e do compilador:
 - **Simplificar o equipamento!**
 - Idéia conhecida desde 1946!



Introdução: conjunto de instruções

```
#include <stdio.h>

int main(void)
{
    printf("%s\n", "Olá, mundo!");
    return 0;
}
```

RISC-V rv32gc gcc 12.1.0 Compiler options...

A Output... Filter... Libraries + Add new... Add tool...

```
1  .LC0:
2  .string "Olá, mundo!"
3  main:
4  addi    sp,sp,-16
5  sw      ra,12(sp)
6  sw      s0,8(sp)
7  addi    s0,sp,16
8  lui     a5,%hi(.LC0)
9  addi    a0,a5,%lo(.LC0)
10 call    puts
11 li      a5,0
12 mv      a0,a5
13 lw      ra,12(sp)
14 lw      s0,8(sp)
15 addi    sp,sp,16
16 jr      ra
```

Operações: adição e subtração

- Toda **instrução aritmética** no RISC-V realiza **uma, e apenas uma operação**, e deve envolver exatamente **3 “variáveis”**
 - **2 operandos fontes: input/fonte de dados**
 - **1 operando destino: onde o resultado será armazenado**

Exemplo: $a = b + c;$

`add a, b, c`

- Sua vez: como fazer, em RISC-V, a operação em C:
 $a = b + c + d + e;$
- Comentários são iniciados por `//`
- Cada linha contém, no máximo, 1 instrução.

Operações: adição e subtração

- Por que toda instrução aritmética exige sempre 3 variáveis?
- Por que toda instrução só realiza 1 única operação?

Operações: adição e subtração

- Por que toda instrução aritmética exige sempre 3 variáveis?
- Por que toda instrução só realiza 1 única operação?

**1º Princípio de Projeto:
A Simplicidade Favorece a Regularidade**

- Regularidade torna a implementação mais simples (hardware para número variável de operandos é mais complexo do que para um número fixo)
- Regularidade favorece aumentar performance com custo menor.

Operações: adição e subtração

- E a subtração? Mesma coisa...
 - **2 operandos fontes: input/fonte de dados**
 - **1 operando destino: onde o resultado será armazenado**

Exemplo: $d = a - e$;

`sub d, a, e`

- Sua vez: como fazer, em RISC-V, a operação em C:
 $f = (g + h) - (i + j)$;

Operandos: registradores!

- Considere o que você fez (eu espero!):

$f = (g + h) - (i + j);$

```
add t0, g, h
add t1, i, j
sub f, t0, t1
```

- O que são essas “variáveis”? Onde seus valores estão armazenados?
 - São **REGISTRADORES**, pequenas quantidades de memória de armazenamento **super-ultra-mega-hiper-rápidas** que existem diretamente **dentro da CPU**

Operandos: registradores!

- Já falei que registradores são rápidos?




Eu admito, os registradores são mais rápidos do que eu...



Eu também perco em velocidade...

Operandos: registradores!

- Já falei que registradores ficam dentro da CPU?



Operandos: registradores!

- Existem diversos “tipos” de registradores, e cada ISA especifica isso de modo diferente.
- No RISC-V existem **32 registradores de propósito geral**, para dados acessados com frequência, cada um deles com tamanho de **32 bits**. Existem outros registradores específicos (serão vistos depois).
- Como o tamanho de cada registrador é 32 bits, a **palavra (word)** do RISC-V é de 32 bits.
 - Existe também a **palavra dupla (doubleword)**, com 64 bits.
- A **palavra (word)** é a unidade de tamanho que a CPU consegue acessar de cada vez.

Operandos: registradores!

- Por que só 32 registradores? Considerando que praticamente não há limitação no espaço físico para alocar registradores dentro da CPU, por que não colocar 256 registradores na CPU e ter muito mais dados para trabalhar?

Operandos: registradores!

- Por que só 32 registradores? Considerando que praticamente não há limitação no espaço físico para alocar registradores dentro da CPU, por que não colocar 256 registradores na CPU e ter muito mais dados para trabalhar?

**2º Princípio de Projeto:
Menor é Mais Rápido!**

- Muitos registradores iriam aumentar o período de clock simplesmente porque os sinais elétricos teriam que percorrer um caminho maior
- Também causariam um aumento no formado das instruções

Operandos: registradores!

- Convenção de nomes de registradores em RISC-V:

<i>RISC-V Calling Convention</i>			
Register	ABI Name	Saver	Description
x0	zero	---	Hard-wired zero
x1	ra	Caller	Return address
x2	sp	Callee	Stack pointer
x3	gp	---	Global pointer
x4	tp	---	Thread pointer
x5-7	t0-2	Caller	Temporaries
x8	s0/fp	Callee	Saved register/frame pointer
x9	s1	Callee	Saved register
x10-11	a0-1	Caller	Function arguments/return values
x12-17	a2-7	Caller	Function arguments
x18-27	s2-11	Callee	Saved registers
x28-31	t3-t6	Caller	Temporaries

Operandos: registradores!

- Você entendeu os nomes e usos dos registradores? Então refaça a conta abaixo usando registradores!

$$f = (g + h) - (i + j);$$

- Especifique que registrador será utilizado para cada variável (e explique o motivo) – use a tabela!
- Reescreva com os registradores

<i>RISC-V Calling Convention</i>			
Register	ABI Name	Saver	Description
x0	zero	---	Hard-wired zero
x1	ra	Caller	Return address
x2	sp	Callee	Stack pointer
x3	gp	---	Global pointer
x4	tp	---	Thread pointer
x5-7	t0-2	Caller	Temporaries
x8	s0/fp	Callee	Saved register/frame pointer
x9	s1	Callee	Saved register
x10-11	a0-1	Caller	Function arguments/return values
x12-17	a2-7	Caller	Function arguments
x18-27	s2-11	Callee	Saved registers
x28-31	t3-t6	Caller	Temporaries


Operandos: memória!

- Quantos bits/bytes podem ficar armazenados nos registradores ao mesmo tempo?

Operandos: memória!

- Quantos bits/bytes podem ficar armazenados nos registradores ao mesmo tempo?

32 registradores x 32 bits = 1024 bits = 128 B




Operandos: memória!

- Estruturas de dados complexas (arrays, structs, estruturas dinâmicas, etc.) são mantidos na memória principal e transferidos para os registradores quando necessários através de uma **instrução de transferência de dados**.
 - Instrução de transferência de dados: uma instrução que move dados entre registradores e memória.
 - Instrução para buscar dado na memória e colocar em um registrador é a **lw** (de load word). ATENÇÃO: é complicado!

lw <reg.>, <offset> (<reg. endereço base>)

Operandos: memória!

- Para entender, vamos primeiro ver um exemplo SIMPLES, mas TOTALMENTE ERRADO. Depois vamos corrigir.
 - Imagine que você declarou o array $A = [1, 101, 10, 100]$, com os seguintes endereços:



- Como carregar o elemento $A[2]$ (o valor 10) no registrador $x9$, considerando que o endereço base do array está no registrador $x22$? (o compilador/interpretador faz isso para nós)


lw <reg.>, <offset> (<reg. endereço base>)

lw x9, 2(x22)

Operandos: memória!

- Corrigindo agora:

- Como uma word são 32 bits (4 bytes), os endereços dos elementos não são sequenciais. Array A = [1, 101, 10, 100]:




- Como carregar o elemento A[2] (o valor 10) no registrador x9, considerando que o endereço base do array está no registrador x22? – Lembre-se: **o computador lê a word (4 bytes)!**

lw <reg.>, <offset>(<reg. endereço base>)

lw x9, 8(x22)

Operandos: memória!

- Sua vez:
 - Você declarou um Array $A = [1, 5, 10, 15, 20, \dots, 90, 95, 100]$, que recebeu os seguintes endereços de memória:




- Como carregar o elemento $A[13]$ no registrador $x5$, considerando que o endereço base do array está no registrador $x18$? – Lembre-se: **o computador lê a word (4 bytes)**! Qual o valor carregado em $x5$?

`lw <reg.>, <offset>(<reg. endereço base>)`

Operandos: memória!

- Sua vez:

- Você declarou um Array A = [1, 5, 10, 15, 20, ..., 90, 95, 100], que recebeu os seguintes endereços de memória:



- Como carregar o elemento A[13] no registrador x5, considerando que o endereço base do array está no registrador x18? – Lembre-se: **o computador lê a word (4 bytes)**! Qual o valor carregado em x5?

`lw x5, 52(x18)`

O valor carregado será o 65.

Operandos: memória!


- Você entendeu mesmo? Você declarou, em C, um array do tipo double:

```
double A[N]; // elementos do tipo double
              // ocupam 8 bytes!
```

- Como carregar o elemento $A[23]$ no registrador $x6$, considerando que o endereço base do array está no registrador $x19$?

Operandos: memória!

- OK, vamos complicar um pouco agora! Como números grandes (que não cabem em uma word) são armazenados? Por exemplo, como armazenar o número 12345678?
- Existem 2 grandes categorias de computadores:
 - “Little End”:
 - O byte MENOS significativo fica no MENOR endereço
 - “Big End”
 - O byte MAIS significativo fica no MENOR endereço
- RISC-V é little-endian!



Operandos: memória!

- Se existe uma operação para carregar um dado da memória para um registrar, deve existir uma operação inversa, ou seja, armazenar um dado do registrador na memória.
 - A instrução **sw** (store word) armazena um dado do registrador em uma posição na memória principal!
 - Funciona como o **lw**, mas agora a leitura é “invertida”:

lw <reg.>, <offset> (<reg. endereço base>)

- Por exemplo: para salvar um número inteiro que está no registrador **x8** na posição **A[10]** de um array cujo endereço base está no registrador **x23**, fazemos:

sw x8, 40 (x23)

Operandos: memória!

- Juntando tudo: você declarou o seguinte array em C:

```
double A[N]; // elementos do tipo double
              // ocupam 8 bytes!
```

- Como executar a seguinte operação:

$$A[12] = A[21] + A[33]$$

Obs.: considere que o endereço base do array está no registrador $x26$. Demonstre todas as operações (incluindo carregar com lw , as somas, e armazenar com sw).

Operandos: memória!

- Algumas observações:
 - O endereço base deve estar em um registrador
 - O offset deve ser um número constante
 - Atenção ao trabalhar com word ou doubleword, o offset muda (4 ou 8 bytes)
 - As instruções load word (lw) e store word (sw) são as duas únicas instruções que acessam a memória!
 - lw carrega uma word da memória para um registrador
 - sw armazena uma word de um registrador na memória
 - Compiladores tentam usar o máximo possível de registradores. Só “entornam” (spill) dados para a memória quando são pouco usados.

Operandos: constantes!

- Muitas operações aritméticas utilizam valores constantes, por exemplo:
 - Aumentar um contador
 - Controlar um loop
- RISC-V oferece diversas instruções com uma variação que permite trabalhar diretamente com operandos constantes.
 - Exemplo: $f = f + 5$

`addi x22, x22, 5`

- Não existe uma instrução `subi`. Por quê?
- Por que operandos constantes são importantes?

Operandos: constantes!

- Por que operandos constantes são importantes?

**3º Princípio de Projeto:
Tornar Rápido o Caso Comum**

- Operações com constantes são extremamente comuns nos programas
- Evita uma instrução de carregamento

Operandos: a constante 0 (zero)

- O registrador **x0** é sempre o valor 0 (zero). Não pode ser modificado! Muito útil para algumas operações, como:

- Negar um número:

```
sub x9, x0, x21
```

- Mover dados entre registradores:

```
add x9, x5, x0
```

```
addi x9, x5, 0
```

Resumo Até Aqui:

- Revisão sobre ISA
- Diferentes tipos de ISA
- Instruções para operações aritméticas básicas:
 - `add`
 - `addi`
 - `sub`
- Três Operandos:
 - Registradores: `x21`, `x5`, etc.
 - Memória: 4 (`x18`)
 - Constantes
- Instruções para transferência de dados (com endereço base e offset):
 - `lw`
 - `sw`

Últimas observações:

- Trabalharemos com o RV32, que é uma versão de 32 bits do RISC-V (a palavra é de 32 bits). Também existe a versão RV64 do RISC-V (a palavra é de 64 bits).
- É importante verificar o tamanho do tipo de dados, principalmente em arquiteturas de 64 bits:

Operating System	pointers	int	long int	long long int
Microsoft Windows	64 bits	32 bits	32 bits	64 bits
Linux, Most Unix	64 bits	32 bits	64 bits	64 bits

Hora de Esfriar a Cabeça!

